Volver al WEB de Duiops
Servicios

Drivers

Guías

Reportajes fotográficos

Artículos

Montar un PC

Mejorar un PC

PC de los sueños

Componentes

Microprocesadores

Chipsets

Placas base

BIOS

Discos duros

Tarjetas gráficas

Tarjetas de sonido

Altavoces

CD/DVD-ROM

Grabadoras CD/DVD

Monitores

Discos removibles

Impresoras

Módems

Escáneres

Teclados

Ratones

Joysticks

Volver arriba

 

© 1997-2009 Duiops (http://www.duiops.net)
Prohibida la reproducción parcial o total de los textos o las imágenes

Para comentarios, usa las direcciones e-mail de contacto
 
 
Microprocesadores
 Volver arriba Portada - Microprocesadores - Microprocesadores (información detallada dividida por micros) - Intel Xeon (Socket 603/604)
 
Secciones:

Intel Itanium/Itanium 2 / Intel Xeon (Socket 771) / Intel Xeon (Socket 603/604) / Intel Core 2 Duo (Socket 775) /
Intel Pentium D (Socket 775) / Intel Pentium 4 (Socket 775/478/423) / Intel Pentium M (Socket 479) /
Intel Celeron/Celeron D (Socket 478/775) / Intel Pentium II/III Xeon (Slot 2) / Intel Pentium III (Tualatin, Socket 370) /
Intel Pentium III (Coppermine, Slot 1, Socket 370) / Intel Pentium III (Katmai, Slot 1) / Intel Pentium II (Slot 1) /
Intel Celeron (Slot 1) / Intel Pentium II Overdrive PPro / Intel Pentium Pro/P6 (Socket 8) / Intel Pentium MMX (P55C) /
Intel Pentium Clásico (P54C) / Intel Pentium (P5) / Intel 486 / AMD Opteron (DDR2, Socket AM2/F) /
AMD Opteron (DDR, Socket 939/940) / AMD Athlon 64 FX / AMD Athlon 64 Quad (Socket AM2) /
AMD Athlon 64 X2 (Socket 939/AM2) / AMD Athlon 64 (Socket AM2/939/754) / AMD Sempron 64 (Socket AM2/939/754) /
AMD Sempron (Socket A) / AMD Athlon MP (Socket A) / AMD Athlon XP (Socket A) / AMD Athlon (Socket A) /
AMD Duron (Socket A) / AMD Athlon (Slot A) / AMD K6-3/K6-3+ / AMD K6-2/K6-2+ / AMD K6 / AMD K5 /
AMD Am486/5x86 / Cyrix CIII/C3 / Cyrix Cx5gx86 MMX/6x86MX MMX/MII MMX / Cyrix 6x86/6x86L/Cx5gx86 /
Cyrix Cx486/Cx5x86 / IBX 6x86MX / IBM 486/5x86 / IDT Winchip / Adaptadores

Intel Xeon (Socket 603/604)


Xeon con 0,09um de ancho de transistor

Número de
procesador		ArquitecturaCachéVelocidad
del reloj		Bus
frontal
AlimentaciónDoble
núcleo		Intel
VT±		Tecnología
HT†		Intel
EM64TΦ		Bit de
desactivación
de ejecución°
7140M65 nm16 MB L3

2x1 MB L2		3,40 GHz800 MHz150W
7140N65 nm16 MB L3

2x1 MB L2		3,33 GHz667 MHz150W
7130M65 nm8 MB L3

2x1 MB L2		3,20 GHz800 MHz150W
7130N65 nm8 MB L3

2x1 MB L2		3,10 GHz667 MHz150W
7120M65 nm4 MB L3

2x1 MB L2		3 GHz800 MHz95W
7120N65 nm4 MB L3

2x1 MB L2		3 GHz667 MHz95W
7110M65 nm4 MB L3

2x1 MB L2		2,60 GHz800 MHz95W
7110N65 nm4 MB L3

2x1 MB L2		2,50 GHz667 MHz95W
704190 nm2x2 MB3 GHz800 MHzN/D
704090 nm2x2 MB3 GHz667 MHzN/D
703090 nm2x1 MB2,8 GHz800 MHzN/D
702090 nm2x1 MB2,66 GHz667 MHzN/D

 

Xeon (Socket 603/604)
Núcleo IntelNº de pines, bus, multiplicado y voltajeSocketL1/L2/L3 CacheTransistores
Xeon-1.4G MMX SSE SSE2
(Foster)
Mayo 21, 2001 - {$268}		603 pines
1400MHz (100x14)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
* 4GB cacheable		42 millones
0.18µm ancho
217mm² área
Xeon-1.5G MMX SSE SSE2
(Foster)
Mayo 21, 2001 - {$309}		603 pines
1500MHz (100x15)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
* 4GB cacheable		42 millones
0.18µm ancho
217mm² área
Xeon-1.7G MMX SSE SSE2
(Foster)
Mayo 21, 2001 - {$406}		603 pines
1700MHz (100x17)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
* 4GB cacheable		42 millones
0.18µm ancho
217mm² área
Xeon-2.0G MMX SSE SSE2
(Foster)
Septiembre 25, 2001 - {$615}		603 pines
2000MHz (100x20)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
* 4GB cacheable		42 millones
0.18µm ancho
217mm² área
 
LV Xeon-1.6G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Septiembre 3, 2002 - {$355}		604 pines
1600MHz (100x16)
(Bus de 64 bits quadpumped)
1.3v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
Xeon-1.8G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Febrero 25, 2002 - {$251}		603 pines
1800MHz (100x18)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
Xeon-2.0A MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Febrero 25, 2002 - {$417}		603 pines
2000MHz (100x20)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
LV Xeon-2.0A MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Abril, 2003		604 pines
2000MHz (100x20)
(Bus de 64 bits quadpumped)
1.3v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
Xeon-2.0B MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Noviembre 18, 2002 - {$198}		604 pines
2000MHz (133x15)
(Bus de 64 bits quadpumped)
1.5v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
Xeon-2.2G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Febrero 25, 2002 - {$615}		603 pines
2200MHz (100x22)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
146mm² área
Xeon-2.4G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Abril 23, 2002 - {$615}		603 pines
2400MHz (100x24)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-2.4G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Noviembre 18, 2002 - {$234}		604 pines
2400MHz (133x18)
(Bus de 64 bits quadpumped)
1.5v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-2.6G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Septiembre 11, 2002 - {$433}		603 pines
2600MHz (100x26)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-2.67G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Noviembre 19, 2002 - {$337}		604 pines
2666MHz (133x20)
(Bus de 64 bits quadpumped)
1.5v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-2.8G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Septiembre 11, 2002 - {$562}		603 pines
2800MHz (100x28)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-2.8G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Noviembre 18, 2002 - {$455}		604 pines
2800MHz (133x21)
(Bus de 64 bits quadpumped)
1.5v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
Xeon-3.06G MMX SSE SSE2
(Prestonia)
(Hyperthreading)
Febrero 3, 2003 - {$722}		604 pines
3066MHz (133x23)
(Bus de 64 bits quadpumped)
1.5v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
* 64GB cacheable		55 millones
0.13µm ancho
131mm² área
 
Xeon-3.06G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Julio 14, 2003 - {$690}		604 pines
3066MHz (133x23)
(Bus de 64 bits quadpumped)
1.525v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon-3.2G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Octubre 6, 2003 - {$851}		604 pines
3200MHz (133x24)
(Bus de 64 bits quadpumped)
1.525v		Socket 6048KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
 
Xeon 2.8G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
Julio 28, 2004 - {$209}		604 pines
2800MHz (200x14)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 3.0G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
Julio 28, 2004 - {$316}		604 pines
3000MHz (200x15)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 3.2G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
Julio 28, 2004 - {$455}		604 pines
3200MHz (200x16)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 3.4G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
Julio 28, 2004 - {$690}		604 pines
3400MHz (200x17)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 3.6G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
Julio 28, 2004 - {$851}		604 pines
3600MHz (200x18)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 3.8G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
[no comercializado]		604 pines
3800MHz (200x19)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
Xeon 4.0G MMX SSE SSE2 SSE3
(Nocona)
(Hyperthreading, EM64T)
[no comercializado]		604 pines
4000MHz (200x20)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* 64GB cacheable		125 millones
0.09µm ancho
112mm² área
 
Xeon 2.8G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Febrero 14, 2005		604 pines
2800MHz (200x14)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon LV 3.0G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Septiembre 26, 2005 - {$519}		604 pines
3000MHz (200x15)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon 3.0G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Febrero 14, 2005 - {$316}		604 pines
3000MHz (200x15)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon MV 3.2G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Septiembre 26, 2005 - {$487}		604 pines
3200MHz (200x16)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon 3.2G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Febrero 14, 2005 - {$455}		604 pines
3200MHz (200x16)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon 3.4G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Febrero 14, 2005 - {$690}		604 pines
3400MHz (200x17)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon 3.6G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Febrero 14, 2005 - {$851}		604 pines
3600MHz (200x18)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
Xeon 3.8G MMX SSE SSE2 SSE3
(Irwindale)
(Hyperthreading, EM64T, NX bit)
Septiembre 26, 2005 - {$851}		604 pines
3800MHz (200x19)
(Bus de 64 bits quadpumped)
?v		Socket 60416KB datos (8-vías)
12k µoperaciones (8-vías)
2MB L2 unificada integrada (8-vías)
* 64GB cacheable		133 millones
0.09µm ancho
?mm² área
 
Xeon ? MMX SSE SSE2 SSE3
(Jayhawk)
(Hyperthreading)
[cancelado]		? pines
?MHz (166x?)
(Bus de 64 bits quadpumped)
?v		Socket ?24KB datos (?-vías)
16k µoperaciones (8-vías)
?MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
 
Xeon DP-2.8G MMX SSE SSE2 SSE3
(Paxville DP)
(dual coe, Hyperthreading, EM64T, NX bit)
Octubre 10, 2005 - {$1043}		604 pines
2800MHz (200x14)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 2MB L2 unificada integrada (8-vías)
* ?GB cacheable		230 millones
0.09µm ancho
206mm² área
Xeon DP-? MMX SSE SSE2 SSE3
(Paxville DP)
(dual coe, Hyperthreading, EM64T, NX bit)
Dec 2006?		604 pines
?MHz (166x?)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 2MB L2 unificada integrada (8-vías)
* ?GB cacheable		230 millones
0.09µm ancho
206mm² área
 
Xeon MP-1.4G MMX SSE SSE2
(Foster MP)
(Hyperthreading)
Marzo 12, 2002 - {$1177}		603 pines
1400MHz (100x14)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
512KB L3 (?-vías)
* 64GB cacheable		108 millones
0.18µm ancho
?mm² área
Xeon MP-1.5G MMX SSE SSE2
(Foster MP)
(Hyperthreading)
Marzo 12, 2002 - {$1980}		603 pines
1500MHz (100x15)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
512KB L3 (?-vías)
* 64GB cacheable		108 millones
0.18µm ancho
?mm² área
Xeon MP-1.6G MMX SSE SSE2
(Foster MP)
(Hyperthreading)
Marzo 12, 2002 - {$3692}		603 pines
1600MHz (100x16)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
1MB L3 (?-vías)
* 64GB cacheable		108 millones
0.18µm ancho
?mm² área
Xeon MP-1.7G MMX SSE SSE2
(Foster MP)
(Hyperthreading)
[no comercializado]		603 pines
1700MHz (100x17)
(Bus de 64 bits quadpumped)
1.7v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
256KB L2 unificada integrada (8-vías)
1MB L3 (?-vías)
* 64GB cacheable		108 millones
0.18µm ancho
?mm² área
 
Xeon MP-1.5G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Noviembre 4, 2002 - {$1177}		603 pines
1500MHz (100x15)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-1.9G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Noviembre 4, 2002 - {$1980}		603 pines
1900MHz (100x19)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-2.0G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Junio 30, 2003 - {$1177}		603 pines
2000MHz (100x20)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-2.0G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Noviembre 4, 2002 - {$3692}		603 pines
2000MHz (100x20)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
2MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-2.2G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Marzo 2, 2004 - {$1177}		603 pines
2200MHz (100x22)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
2MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
?mm² área
Xeon MP-2.5G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Junio 30, 2003 - {$1980}		603 pines
2500MHz (100x25)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
1MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-2.7G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Marzo 2, 2004 - {$1980}		603 pines
2700MHz (100x27)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
2MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
?mm² área
Xeon MP-2.8G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Junio 30, 2003 - {$3692}		603 pines
2800MHz (100x28)
(Bus de 64 bits quadpumped)
1.475v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
2MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
~230mm² área
Xeon MP-3.0G MMX SSE SSE2
(Gallatin)
(Hyperthreading)
Marzo 2, 2004 - {$3692}		603 pines
3000MHz (100x30)
(Bus de 64 bits quadpumped)
1.5v		Socket 6038KB datos (4-vías)
12k µoperaciones (8-vías)
512KB L2 unificada integrada (8-vías)
4MB L3 integrada (8-vías)
* 64GB cacheable		169 millones
0.13µm ancho
?mm² área
 
Xeon MP 3.16G MMX SSE SSE2 SSE3
(Cranfod)
(Hyperthreading, EM64T, NX bit)
Marzo 29, 2005 - {$722}		604 pines
3166MHz (166x19)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP 3.66G MMX SSE SSE2 SSE3
(Cranfod)
(Hyperthreading, EM64T, NX bit)
Marzo 29, 2005 - {$963}		604 pines
3666MHz (166x22)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP ? MMX SSE SSE2 SSE3
(Cranfod)
(Hyperthreading, EM64T, NX bit)
2006?		604 pines
?MHz (166x?)
(Bus de 64 bits quadpumped)
1.4v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
 
Xeon MP 2.83G MMX SSE SSE2 SSE3
(Potomac)
(Hyperthreading, EM64T, NX bit)
Marzo 29, 2005 - {$1177}		604 pines
2833MHz (166x17)
(Bus de 64 bits quadpumped)
1.3875v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
4MB L3 integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP 3.0G MMX SSE SSE2 SSE3
(Potomac)
(Hyperthreading, EM64T, NX bit)
Marzo 29, 2005 - {$1980}		604 pines
3000MHz (166x18)
(Bus de 64 bits quadpumped)
1.3875v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
8MB L3 integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP 3.33G MMX SSE SSE2 SSE3
(Potomac)
(Hyperthreading, EM64T, NX bit)
Marzo 29, 2005 - {$3692}		604 pines
3333MHz (166x20)
(Bus de 64 bits quadpumped)
1.3875v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
8MB L3 integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP 3.5G MMX SSE SSE2 SSE3
(Potomac)
(Hyperthreading, EM64T, NX bit)
2006?		604 pines
3500MHz (166x21)
(Bus de 64 bits quadpumped)
1.3875v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
8MB L3 integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon MP ? MMX SSE SSE2 SSE3
(Potomac)
(Hyperthreading, EM64T, NX bit)
2006?		604 pines
?MHz (166x?)
(Bus de 64 bits quadpumped)
1.3875v		Socket 60416KB datos (?-vías)
12k µoperaciones (8-vías)
1MB L2 unificada integrada (8-vías)
8MB L3 integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
 
Xeon 7020 MMX SSE SSE2 SSE3
(Paxville MP)
(dual coe, Hyperthreading, EM64T, NX bit)
Noviembre 1, 2006 - {$1177}		604 pines
2666MHz (166x16)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon 7030 MMX SSE SSE2 SSE3
(Paxville MP)
(dual coe, Hyperthreading, EM64T, NX bit)
Noviembre 1, 2006 - {$1980}		604 pines
2800MHz (200x14)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon 7040 MMX SSE SSE2 SSE3
(Paxville MP)
(dual coe, Hyperthreading, EM64T, NX bit)
Noviembre 1, 2006 - {$3157}		604 pines
3000MHz (166x18)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 2MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon 7041 MMX SSE SSE2 SSE3
(Paxville MP)
(dual coe, Hyperthreading, EM64T, NX bit)
Noviembre 1, 2006 - {$3157}		604 pines
3000MHz (200x15)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 2MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
Xeon 7??? MMX SSE SSE2 SSE3
(Paxville MP)
(dual coe, Hyperthreading, EM64T, NX bit)
Dec 2006?		604 pines
?MHz (200x?)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.09µm ancho
?mm² área
 
Xeon 7110N MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$856}		604 pines
2500MHz (166x15)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
4MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7110M MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$856}		604 pines
2600MHz (200x13)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
4MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7120N MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1177}		604 pines
3000MHz (166x18)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
4MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7120M MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1177}		604 pines
3000MHz (200x15)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
4MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7130N MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1391}		604 pines
3166MHz (166x19)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
8MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7130M MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1391}		604 pines
3200MHz (200x16)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
8MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7140N MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1980}		604 pines
3333MHz (166x20)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
16MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
Xeon 7140M MMX SSE SSE2 SSE3
(Tulsa)
(dual coe, Hyperthreading, EM64T, NX bit)
Agosto 29, 2006 - {$1980}		604 pines
3400MHz (200x17)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x 1MB L2 unificada integrada (8-vías)
16MB on-Área shared L3 (16-vías)
* ?GB cacheable		1600+ millones
0.065µm ancho
435mm² área
 
Xeon ? MMX SSE SSE2 SSE3
(Sossaman)
(dual coe, Hyperthreading, EM64T, NX bit)
2006?		604 pines
?MHz (166x?)
(Bus de 64 bits quadpumped)
?v		Socket 6042x 16KB datos (8-vías)
2x 12k µoperaciones (8-vías)
2x ?MB L2 unificada integrada (8-vías)
* ?GB cacheable		? millones
0.065µm ancho
?mm² área
     
 

Volver arriba Volver arriba