Cyrix Cx5gx86 MMX/6x86MX MMX/MII MMX |
---|
Núcleo Cyrix | Nº de pines, bus, multiplicado y voltaje | Socket | Caché L1 y asociatividad | Transistores |
---|
Cx5gx86-200 MMX (MediaGXm) Enero 6, 1998 - {$114} | 352 pin BGA 320 pin SPGA 200MHz (66x3.0) 2.5v | Propietario | 16KB unificada | 2.4 millones 0.5µm ancho 160mm² área |
Cx5gx86-233 MMX (MediaGXm) Marzo 18, 1998 - {$81} | 320 pin SPGA 233MHz (66x3.5) 2.5v | Propietario | 16KB unificada | 2.4 millones 0.5µm ancho 160mm² área |
Cx5gx86-266 MMX (MediaGXm) Octubre 1998 | 320 pin SPGA 266MHz (66x4.0) 2.5v | Propietario | 16KB unificada | 2.4 millones 0.5µm ancho 160mm² área |
|
6x86MX-PR166 MMX (M2) Manuf: IBM Mayo 30, 1997 - {$190} | 296 pines 150MHz (60x2.5) 133MHz (66x2.0) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.35µm 5M ancho 197mm² área |
6x86MX-PR200 MMX (M2) Manuf: IBM (0.35µ) Manuf: NSI (0.30µ) Mayo 30, 1997 - {$240} | 296 pines 166MHz (66x2.5) 150MHz (75x2.0) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.35µm 5M ancho 197mm² área 0.30µm ancho (2Q 98) 156mm² área |
6x86MX-PR233 MMX (M2) Manuf: IBM (0.35µ) Manuf: NSI (0.30µ) Mayo 30, 1997 - {$320} | 296 pines 200MHz (66x3.0) 188MHz (75x2.5) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.35µm 5M ancho 197mm² área 0.30µm ancho (2Q 98) 156mm² área |
6x86MX-PR266 MMX (M2) - Very few chips produced. Manuf: IBM (0.35µ) Manuf: NSI (0.30µ) Marzo 19, 1998 - {$180} | 296 pines 208MHz (83x2.5) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.35µm 5M ancho 197mm² área 0.30µm ancho (2Q 98) 156mm² área |
M II-233 MMX (M2) Manuf: NSI | 296 pines 200MHz (66x3.0) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.30µm ancho 156mm² área |
M II-266 MMX (M2) Manuf: NSI | 296 pines 200MHz (66x3.0) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.25µm ancho 88mm² área |
M II-300 MMX (M2) Manuf: NSI Abril 14, 1998 - {$180} | 296 pines 233MHz (66x3.5) 225MHz (75x3.0) 2.9v/3.3v seleccionable | Socket 7 | 64KB unificada (4-vías) | 6.0 millones 0.30µm ancho 156mm² área 0.25µm ancho (1Q 99) 88mm² área |
M II-333 MMX (M2) Manuf: NSI Junio 15, 1998 - {$180} | 296 pines 250MHz (100x2.5) 2.9v/3.3v seleccionable | Super 7 | 64KB unificada (4-vías) | 6.0 millones 0.30µm ancho 156mm² área 0.25µm ancho (1Q 99) 88mm² área |
M II-333 MMX (M2) Manuf: NSI Marzo 1999 | 296 pines 250MHz (83x3.0) 2.9v/3.3v seleccionable | Super 7 | 64KB unificada (4-vías) | 6.0 millones 0.25µm ancho 88mm² área |
M II-366 MMX (M2) Manuf: NSI Marzo 1999 | 296 pines 250MHz (100x2.5) 2.9v/3.3v seleccionable | Super 7 | 64KB unificada (4-vías) | 6.0 millones 0.25µm ancho 88mm² área |
M II-400 MMX (M2) Manuf: NSI Junio 1999 | 321 pines 285MHz (95x3.0) 2.2v/3.3v seleccionable | Super 7 | 64KB unificada (4-vías) | 6.0 millones 0.18µm ancho 65mm² área |
M II-433 MMX (M2) Manuf: NSI Junio 1999 | 321 pines 300MHz (100x3.0) 2.2v/3.3v seleccionable | Super 7 | 64KB unificada (4-vías) | 6.0 millones 0.18µm ancho 65mm² área |